Quote:
引用第37楼gamblegan于2009-07-13 13:42发表的 :
何老板的确是见多识广,学习了。不知过温升测试上,在制样时有无特别处理。我们的做法是将打端子部分的铜丝对折过来放进铜管内,以增大接触面积,不知这样会不会被VDE发现啊
过奖了。
半成品不要搞。成品就是要这样做,特别是大电流的。那些2.5A的就不必了。
需要注意的是,折叠的长度不要太长,不要在铆接喇叭口处看到有类似断铜丝的样子,不然VDE是会解剖的,看出来就罗嗦了。
最好的办法是导体本身的截面积稍微大一些,注意铆接前马上去皮,不然氧化了也不好。