功率辐射的问题安规网中国安规电磁兼容产品认证技术交流门户网安全达标须认证，规范为准依测试！

社区服务
银行
朋友圈
搜索工具

短消息
收件箱
发件箱
消息跟踪
写新消息

控制面板
控制面板首页
编辑个人资料
查看个人资料
好友列表
用户权限查看
安规交易币管理
特殊组购买
收藏夹
我的主题

统计与排行
基本统计信息
到访IP统计
管理团队
管理统计
在线统计
会员排行
版块排行
帖子排行

本页主题: 功率辐射的问题	打印 \| 加为IE收藏 \| 收藏主题 \| 上一主题 \| 下一主题

bamboolight

级别: 安规版主
精华: 1
发帖: 921
安规威望: 82 点
安规金币: 2929 个
安规宣传: 0 次
安规测试报告: 0 份
在线时间:917(小时)
注册时间:2007-05-10
最后登录:2011-11-30

功率辐射的问题

对于晶振上的干扰,

在某一点上严重超标,是怎么解决的

谢谢

本文由bamboolight在供参考的旧版安规网发表，建议进入新版交流！

Posted: 2007-07-06 08:55 | [楼主] 新版 | 旧版安规网

ds1983

级别: 终身荣誉会员
精华: 1
发帖: 195
安规威望: 232 点
安规金币: 1071 个
安规宣传: 0 次
安规测试报告: 0 份
在线时间:170(小时)
注册时间:2007-05-11
最后登录:2011-05-09

无源晶振要接地，可以从外壳焊接到接地点。由于无源晶振未接地导致的超标现象很多。

本文由ds1983在供参考的旧版安规网发表，建议进入新版交流！

本帖最近评分记录：

安规金币:+10(bamboolight) 第一关注奖励,

安规威望:+2(bamboolight)

Henry

Posted: 2007-07-06 09:54 | 1 楼新版 | 安规网

bamboolight

级别: 安规版主
精华: 1
发帖: 921
安规威望: 82 点
安规金币: 2929 个
安规宣传: 0 次
安规测试报告: 0 份
在线时间:917(小时)
注册时间:2007-05-10
最后登录:2011-11-30

Quote:

引用第2楼ds1983于2007-07-06 09:54发表的 :
无源晶振要接地，可以从外壳焊接到接地点。由于无源晶振未接地导致的超标现象很多。

是的,好象没有接地的

是客户的板,没有仔细看的

是11.0592M这样的晶振

只有这一点是有问题的

头痛啊

本文由bamboolight在供参考的旧版安规网发表，建议进入新版交流！

Posted: 2007-07-06 09:59 | 2 楼新版 | 安规网

mypcb

级别: 安规版主
精华: 0
发帖: 260
安规威望: 284 点
安规金币: 902 个
安规宣传: 0 次
安规测试报告: 0 份
在线时间:641(小时)
注册时间:2007-06-05
最后登录:2011-12-09

我的一点点经验，你可试试
1。晶振外壳接地
2。在不影响性能的情况下关联电阻在两端，以降低其幅度
3。检查晶振是否靠近IC，保证引线尽量的短且粗细长短要尽量一致
4。还不行就将整个晶振上方用铜片包住接地进行屏蔽
5。在电源线上加CORE

本文由mypcb在供参考的旧版安规网发表，建议进入新版交流！

本帖最近评分记录：

安规威望:+2(bamboolight)

Posted: 2007-07-07 00:47 | 3 楼新版 | 安规网

bamboolight

级别: 安规版主
精华: 1
发帖: 921
安规威望: 82 点
安规金币: 2929 个
安规宣传: 0 次
安规测试报告: 0 份
在线时间:917(小时)
注册时间:2007-05-10
最后登录:2011-11-30

Quote:

引用第4楼mypcb于2007-07-07 00:47发表的 :
我的一点点经验，你可试试
1。晶振外壳接地
2。在不影响性能的情况下关联电阻在两端，以降低其幅度
3。检查晶振是否靠近IC，保证引线尽量的短且粗细长短要尽量一致
4。还不行就将整个晶振上方用铜片包住接地进行屏蔽
.......

謝謝，

並聯電阻，一般是多大的呢？

電源線有加的，信號線也有加，25*12*15的

本文由bamboolight在供参考的旧版安规网发表，建议进入新版交流！

Posted: 2007-07-07 08:27 | 4 楼新版 | 安规网

ds1983

级别: 终身荣誉会员
精华: 1
发帖: 195
安规威望: 232 点
安规金币: 1071 个
安规宣传: 0 次
安规测试报告: 0 份
在线时间:170(小时)
注册时间:2007-05-11
最后登录:2011-05-09

Quote:

引用第4楼mypcb于2007-07-07 00:47发表的 :
我的一点点经验，你可试试
1。晶振外壳接地
2。在不影响性能的情况下关联电阻在两端，以降低其幅度
3。检查晶振是否靠近IC，保证引线尽量的短且粗细长短要尽量一致
4。还不行就将整个晶振上方用铜片包住接地进行屏蔽
.......

哈哈！mypcb兄回来了！欢迎欢迎！以后还请多指教！

本文由ds1983在供参考的旧版安规网发表，建议进入新版交流！

Henry

Posted: 2007-07-08 10:05 | 5 楼新版 | 安规网

CHDYZ

级别: 安规新人
精华: 0
发帖: 48
安规威望: 39 点
安规金币: 534 个
安规宣传: 0 次
安规测试报告: 0 份
在线时间:56(小时)
注册时间:2007-06-25
最后登录:2011-04-16

晶振外壳接地，接地的铜皮要比晶振的体积大，并且最好在接近电源处引此地线。另外很可能是布线引起的，并非晶振。

本文由CHDYZ在供参考的旧版安规网发表，建议进入新版交流！

Posted: 2007-07-08 14:53 | 6 楼新版 | 安规网

mypcb

级别: 安规版主
精华: 0
发帖: 260
安规威望: 284 点
安规金币: 902 个
安规宣传: 0 次
安规测试报告: 0 份
在线时间:641(小时)
注册时间:2007-06-05
最后登录:2011-12-09

Quote:

引用第5楼bamboolight于2007-07-07 08:27发表的 :

謝謝，

.......

可先并一个1M的试试,看会不会有所改善

本文由mypcb在供参考的旧版安规网发表，建议进入新版交流！

Posted: 2007-07-09 17:34 | 7 楼新版 | 安规网

statics

级别: 退休版主
精华: 3
发帖: 92
安规威望: 260 点
安规金币: 897 个
安规宣传: 0 次
安规测试报告: 0 份
在线时间:337(小时)
注册时间:2007-05-10
最后登录:2008-05-15

嗯，削减晶振的能量是一方面。另外，干扰是否可能由其他并排走的信号/控制线耦合而来？除了在电源线上加ferrite core，也可以试试在信号/控制线上加ferrite core、ferrite bead、瓷片电容等。效果总会有的，能否通过测试就多试试不同的参数组合吧。让客户一次次改PCB布线什么的太费时费力了。

本文由statics在供参考的旧版安规网发表，建议进入新版交流！

what the mind can conceive, it can achieve

Posted: 2007-07-13 22:54 | 8 楼新版 | 安规网